PLL原理與設計要點

本文為我司員工于2015-05-17 06:08:24發表于與非網博客上，請其他轉載網站標注出“滿洲里市國峰電子科技有限公司原創”字樣。

PLL就是Phase-locked loop,鎖相環。在許多場合，我們需要獲得一個和輸入信號或者載波同頻同相的本地信號，這就要用到PLL，它是當前頻率合成常用手段之一。其結構如下：

PD是鑒相器，用于檢測兩個輸入信號的相位差，有數字方式的也有模擬方式。模擬方式最好理解，設輸入信號分別為cos(wt+a)和cos(wt+b),兩者相位不同，經過一個乘法器:

cos(wt+a)*cos(wt+b)=0.5cos(2wt+a+b)+0.5cos(a-b)

這樣我們就得到了一個直流分量0.5cos(a-b)，只要后面的LPF能夠將這個直流分量濾出來就可以控制VCO了。不過這種結構已經不用了，因為容易出現振幅調制現象?，F在的鑒相器都采用數字結構，設計簡單，效果也好。不過用這種原始的模擬方法來理解鑒相器的原理是個不錯的選擇。數字架構的鑒相器實現方式也有幾種，時間原因，有機會再和大家探討。

LPF濾波器，將鑒相器輸出信號變為直流信號來控制VCO，濾波器大家應該都比較熟悉了，種類很繁多，設計技巧也太多了，一篇博文根本寫不下，專著很多大家可以查閱，這里只是舉個例子，如下圖是一個運放構成的有源濾波器：

優點是可以有效驅動下一級的VCO，設計關鍵是帶寬，如果帶寬太窄，運放帶來的相位滯后，很有可能導致整個電路的不穩定；與之相反，如果頻帶太寬引入的噪聲有太大，需要相互兼顧，極端偏頗是行不通的。電路設計中這樣的矛盾很多，如何拿捏那個度往往是設計的難題，但恰恰也正是電路設計的樂趣所在。

VCO壓控振蕩器，顧名思義就是振蕩頻率隨輸入電平改變。壓控振蕩器的形式種類紛繁復雜，各種結構也有各自的優缺點，在上一篇DIY功率表文章中就給出了一個晶振三點式振蕩器，其原理簡單，振蕩穩定，但是很難量化計算電容的數值，只能粗略的計算一個范圍，調試起來也相對于其他的RC，LC振蕩器難度大一些。就像前輩們說的這是門藝術~

DIV分頻器，這個可用的IC很多，電路也很簡單，大家拿過來直接用就好了，在VHF頻段這并不是設計難題，不過VHF并不是很高的頻段，只有30MHz到300MHz，距離厘米波毫米波還遠著呢，設計難度很低，隨頻率的提高，分頻器的問題也有很多，功耗怎么解決，工作頻段如何提升，都是很好的課題，之前也做了半年這方面的改進嘗試，還是很有趣味很有挑戰的。

最后，如何衡量一個PLL電路的好壞呢，主要是從以下三個方面著手，噪聲、動態性能和穩定度，一款優秀的PLL在這三個方面應該都有比較好的表現。